EP2C35F672I8N中文资料 EP2C35F672I8N引脚

EP2C35F672I8N是Altera（现已经被英特尔收购）一款FPGA芯片，代理销售英特尔芯片-中芯巨能为您提供EP2C35F672I8N中文资料，附上引脚图。

EP2C35F672I8N中文资料

EP2C35F672I8N产品介绍

EP2C35F672I8N是Cyclone II FPGA 器件。为了确保快速可用性和低成本，Cyclone II FPGA 采用 TSMC 的 90 nm 低 k 介电工艺在 300 mm 晶圆上制造。Cyclone II 器件可以通过最小化硅区域，以与 ASIC 相当的成本在单芯片上支持复杂的数字系统。与其他为了低成本而牺牲功耗和性能的 FPGA 供应商不同，Altera 最新一代低成本 FPGA — Cyclone II FPGA 的性能比 90 nm FPGA 竞争产品高出 60%，功耗仅为其一半。Cyclone II FPGA 的低成本和优化功能集使其成为各种汽车、消费类、通信、视频处理、测试和测量以及其他终端市场解决方案的理想解决方案。 

EP2C35F672I8N 特性

■ 具有 4,608 至 68,416 个 LE 的高密度架构 

M4K 嵌入式内存块 

高达 1.1 Mb 的可用 RAM，无需减少可用逻辑 

每块 4,096 内存位（每块 4,608 位，包括 512 个奇偶校验位） 

×1、×2、×4、×8、×9、×16、×18、×32 和 ×36 的可变端口配置 

×1、×2、×4、×8、×9、×16 和 ×18 模式下的真正双端口（一读一写、两读或两写）操作 ● 字节使能，可在写 

运行频率高达 260 MHz 

■ 嵌入式乘法器 

多达 150 个 18 × 18 位乘法器，每个乘法器均可配置为两个独立的 9 × 9 位乘法器，性能高达 250 MHz 

可选的输入和输出寄存器 

■ 高级I/O 支持 

高速差分 I/O 标准支持，包括 LVDS、RSDS、mini-LVDS、LVPECL、差分 HSTL 和差分 SSTL 

单端 I/O 标准支持，包括 2.5V 和 1.8V、SSTL I 类和 II 类、1.8V 和 1.5V HSTL I 类和 II 类、3.3V PCI 和 PCI-X 1.0、3.3-、 2.5、1.8 和 1.5V LVCMOS，以及 3.3、2.5 和 1.8V LVTTL 

外围组件互连特别兴趣小组 (PCI SIG) PCI 本地总线规范，修订版 3.0 合规性，适用于 32 位或 64 位接口、33 或 66 MHz 的 3.3 V 操作 

PCI Express 具有外部 TI PHY 和 Altera PCI Express ×1 Megacore® 功能

133 MHz PCI-X 1.0 规范兼容性

高速外部存储器支持，包括 DDR、DDR2 和 SDR SDRAM 以及 QDRII SRAM，由 Altera IP MegaCore 功能支持，易于使用

每个 I/O 元件 (IOE) 三个专用寄存器：1 个输入寄存器、1 个输出寄存器和 1 个输出使能寄存器

可编程总线保持功能

可编程输出驱动强度功能

从引脚到 IOE 或逻辑阵列的可编程延迟

I/O Bank 分组用于独特的 VCCIO 和/或 VREF Bank 设置

MultiVolt™ I/O 标准支持 1.5、1.8、2.5 和 3.3 接口

热插拔操作支持

在配置之前和期间，I/O 引脚上具有弱上拉的三态

可编程开漏输出

系列片上端接支持

■ 灵活的时钟管理电路 

分层时钟网络可实现高达 402.5 MHz 的性能 

每个器件最多有四个 PLL，提供时钟乘法和除法、相移、可编程占空比和外部时钟输出，从而实现系统级时钟管理和偏差控制 

全局时钟网络中多达 16 条全局时钟线驱动整个器件 

■ 设备配置 

快速串行配置允许配置时间小于 100 ms 

解压缩功能可实现更小的编程文件存储和更快的配置时间 

支持多种配置模式：主动串行、被动串行、基于JTAG的配置 

支持通过低成本串行配置设备进行配置 

设备配置支持多种电压（3.3、2.5 或 1.8 V） 

EP2C35F672I8N 引脚图

如需数据手册、样片测试、采购、BOM配单等需求，请加客服微信：13310830171。